Family list

5 application(s) for: JP2002215096

Sorting criteria: Priority Date Inventor Applicant Eda

Organic electric lighting displaying device and its driving

method and picture element circuit

 Inventor:
 OHYŪNG GWON [KR]
 Applicant:
 SAMSUNG SDI CO LTD [KR]

 Ec:
 G09G3/32A8C;
 H01L27/32M2
 IPC:
 G09F9/30;
 G09G3/20;
 G09G3/30;
 (+12)

Publication CN1361510 (A) - 2002-07-31 Priority Date: 2000-12-29 info: CN1223979 (C) - 2005-10-19

Organic electroluminescent display, driving method and

pixel circuit thereof
Inventor: KWON OH-KYONG [KR]

Ec: G095/332A8C: H01127/32M2

IPC: G095/332A8C: H01127/32M2

IPC: G095/332 (0963/20: 60963/20: 612)

Publication EP1220191 (A2) - 2002-07-03 Priority Date: 2000-12-29 EP1220191 (A3) - 2003-09-10

info: EP1220191 (A3) - 2003-09-10 EP1220191 (B1) - 2006-12-20

ORGANIC ELECTRO-LUMINESCENCE DISPLAY DEVICE,

3 DRIVING METHOD THEREFOR, AND PIXEL CIRCUIT

THEREFOR
Inventor: KWON OH-KYONG Applicant: SAMSUNG SDI CO LTD

EC: G09G3/32A8C; H01L27/32M2

IPC: G09F9/30; G09G3/20; G09G3/30; (+15)

Priority Date: 2000-12-29

Publication JP2002215096 (A) - 2002-07-31 Priority Date: 2000-12-29

PIXEL CIRCUIT OF VOLTAGE DRIVE TYPE ORGANIC

ELECTRO-LUMINESCENCE DEVICE

Publication KR20020056353 (A) - 2002-07-10

... Organic electroluminescent display, driving method and

pixel circuit thereof

Inventor: KWON OH-KYONG [KR]

Applicant: KWON OH-KYONG, ; SAMSUNG SDI
CO., LTD

Publication US2002118150 (A1) - 2002-08-29 Priority Date: 2000-12-29 info: US7015884 (B2) - 2006-03-21

Data supplied from the espacenet database — Worldwide

Also published as:

EP1220191 (A2)

EP1220191 (A3)

EP1220191 (B1)

US7015884 (B2)

more >>

US2002118150 (A1)

ORGANIC ELECTRO-LUMINESCENCE DISPLAY DEVICE, DRIVING METHOD THEREFOR, AND PIXEL CIRCUIT THEREFOR

 Publication number: JP2002215096 (A)

 Publication date: 2002-07-31

 Inventor(s): KWON OH-KYONG +

 Applicant(s): SAMSUNG SDI CO LTD +


 Classification: - international: 609Fy/30; G09G3/20; G09G3/30; G09G3/32; H01L27/32; H01L51/80: H01L27/12; G09F9/30: G09G3/20: G09G3/30:

G09G3/32; H01L27/28; H01L57/50; H01L27/12; (IPC1-7); G09F9/30; G09G3/20; G09G3/30; H05B33/14 - European: G09G3/32A8C; H01L27/32M2

Application number: JP20010365551 20011130 Priority number(s): KR20000085683 20001229

Abstract of JP 2002215096 (A)

PROBLEM TO BE SOLVED: To realize high gradations compensating for deviation of a threshold voltage of a thin film transistor when driving an organic electro-luminescence element. SOLUTION: The pixel circuit comprises an organic electroluminescence element OELD emitting light corresponding to an applied current quantity, a 1st switch S1 for switching a data voltage to be applied to the data line in response to a selection signal applied to a scanning line, a 1st transistor M1 for supplying a current to the organic electroluminescence element correspondingly to the data voltage inputted to the gate through the 1st switch S1, a 2nd transistor M2 of which the gate is connected with the gate of the 1st transistor M1 for compensating for the deviation of the threshold voltage of this 1st transistor M1, and a capacitor C1 for holding the data voltage applied to the gate of the 1st transistor M1 for prescribed period.



Data supplied from the espacenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出顧公開番号 特開2002-215096 (P2002-215096A)

(43)公開日 平成14年7月31日(2002.7.31)

(51) Int.C1.7		織別記号		PΙ			Ť	-7J-ド(参考)
G 0 9 G	3/30			G 0 9 G	3/30		J	3 K 0 0 7
G09F	9/30	338		G09F	9/30		338	5 C 0 8 0
		365					365Z	5 C O 9 4
G 0 9 G	3/20	611		G 0 9 G	3/20		611H	
		624					624B	
			審查請求	未辦求 納ま	就項の数34	OL	(全14頁)	最終百に続く

(21)出願番号 特臘2001-365551(P2001-365551)
(22)出願日 平成13年11月30日(2001.11.30)

(31)優先権主張番号 2000-085683 (32)優先日 平成12年12月29日(2000.12.29)

(33)優先権主張国 韓国 (KR)

(71)出藏人 590002817

三星エスディアイ株式会社

大韓民國京総道水原市八達區▲しん▼洞

575番地 (72)発明者 權 五 敬

ジャンミ・アパートメント14棟1102号


(74)代理人 100107308 弁理士 北村 修一郎

最終質に続く

(54) 【発明の名称】 有機電界発光表示装置、有機電界発光表示装置の駆動方法及び有機電界発光表示装置のピクセル 同路

(57)【要約】

【課題】 有機電界発光素子を薄輳トランジスタを 利用して駆動する場合に薄膜トランジスタのしきい電圧 の偏差を補償して高階調を可能にする。



【特許請求の範囲】

【請求項1】 断像信号を示すデータ電圧を伝達する複数のデータ線、遊択信号を伝達するための複数の走査線、及び前記複数のデータ線と前記複数の走査線によっ

て規定される複数のピクセルに各々形成される複数のピ クセル問路を備え

前記ピクセル回路が、

印加される電流の量に対応する光を発光する有機電界発 光素子、

前記 主 直線 に 印加される 選択 信号に 応答 して 前記 データ 線 に 印加される データ 電圧 を スイッチング する ための 第 1 スイッチ

前記第1スイッチを通ってゲートに入力される前記デー タ電圧に対応して前配有機電界発光薬子に電流を供給す る第1薄膜トランジスタ、

前記第1 凍寒トランジスタのしきい電圧幅差を補償する ため、前記第1 薄膜トランジスタのゲートにゲートが連 結されている第2 薄膜トランジスタ、及び傾記等1 薄膜 トランジスタのゲートに印加されるデータ選任を所定時 間~複件するためのコンデンサーを備えた有機電界発光表 示装膜。

【請求項2】 舗鉤信号に応答して前記第1 薄壊トラン ジスタのゲートに印加されたデーク電圧を初期化する第 2 スイッチを有する請求項1に記載の有機電界発光表示 装置。

【請求項3】 前記制御信号は、外部リセット信号である請求項2に記載の有機鑑界発光表示装置。

る請求項2に記載の有機電界発光表示装置。 【請求項4】 前記制御信号は、直前の走養線の選択信 号である請求項2に記載の有機電界発光表示装置。

【請求項5】 現在の選択信号が印加される前に、直前 の前記データ電圧が前配データ線に印加される請求項4 に配載の有機電界発光表示装置。

【請求項6】 前記第2薄膜トランジスタは、ゲートとドレーンが互いに確気的に連結される請求項2に配載の 有機需異発音表示装置。

【請求項7】 前記第1スイッテは、ゲートに前記を査 線が連結され、ソースに前記データ線が連結されて、ド レーンに前記第2 薄膜トランジスタのドレーンが連結さ れる第3 薄膜トランジスタであり、

的記第2スイッチは、ゲートに前記制御信号が印加され、ソースに前記第1 薄膜トランジスタのゲートが連結 されて、ドレーンにリセットのための所定電圧が印加さ える第4 薄糠トランジスタである請求項2に記載の有機 選界発光表示装置。

【請求項8】 前記第4薄膜トランジスタのソースに印 加される所定電圧は、接地電圧である請求項7に記載の 有機電界発光表示装置。

【請求項9】 前記第4薄膜トランジスタのソースに印 知される所定電圧は、ブリチャージ電圧である請求項7 に記載の有機電界発光表示装置。 【請求項10】 前記プリテャージ電圧は、股大グレー レベルを表示するために前記第1薄膜トランジスタのゲートに印加される最少デーク電圧より低い値に設定される る請求項リに記載の有機重界免光表示装置。

【請求項11】 前記第4 薄膜トランジスタは、ゲート とドレーンが互いに連結される請求項7に記載の有機鑑 界著系表示装置。

【請求項12】 前記第1スイッチは、ゲートに前記走 査線が連結され、ドレーンに前記データ線が連結され て、ソースに前記第2薄擦トランジスクのソースが連結

される第3 薄膜トランジスタであり、 前記第2 スイッチは、ゲートに前記制御信号が印加され、ドレーンに前記数1 薄膜トランジスタのゲートが認

れ、ドレーンに前記第1 薄膜トランジスタのゲートが速 結されて、ソースにリセットのための所定地圧が印加さ れる第4 薄膜トランジスタである請求項2に記載の有機 能界発光表示装置。

【請求項13】 前配第1乃至第4薄膜トランジスタは 同一電準タイプの薄膜トランジスタである請求項7又は 12に記載の有機難界発光表示装置。

【請求項14】 前記等1、第2、第3薄膜トランジス 夕は第1電端タイプのトランジスタであり、前記第4薄 第フランジスタは第2電簿タイプのトランジスタである 請求項7又は12に記載の有機選集発光表示装置。

【請求項 1.5】 前記第 1.及び第 2 海膜トランジスタは 第1 電導タイプのトランジスタであり、前記第 3.及 U第 4 海膜トランズスタは第 2 電線タイプのトランジスタで ある請求項 7 又は 1.2 に記載の有機電界発光表示装置。 【請求項 1.6】 前記第 1 要源トランジスタと前記第 2 第2 に記載の有機電界を光表示表別。 2 に記載の有機電界等光表示表別。

【請求項17】 前記第1 薄膜トランジスタと南記第2 薄膜トランジスタは前記データ線と平行しており、同一 面上に形成される請求項16に記載の有機電界発光表示

【請求項18】 複数のデータ線、福記模数のデータ線 応突差する複数の走査線、前記模数のデータ線と複数の 走査線によって規定される領域に形成されて作々有様電 男発光事子に電流を供給する薄膜トランジスタを有する 行列形態の複数のピクセルを含む有機電界発光表示姿膜 の駆動方法において、

画像信号を示すデータ電圧を前記複数のデータ線に印加 する第1段階、

前記ピクセルの行を選択するための選択信号を前記複数 の走査線に順次に印加する第2段階、

南記選択信号に応答して前記ゲータ線に印度されたデータ電圧を り電圧をスイッチングした後、印加られたデータ電圧を 商記薄膜トランジスタのしきい電圧偏差を減らすために 補償する第3段階、及び前記補償されたデール電圧を前 記薄牒トランジスタのゲートに伝達して前記有機電界第 光表示素子に電流を供給する第4段階を、 会打有機雷界発光表示装置の駆動方法。

【欝求項19】 制御信号に応答して前記薄帙トランジスタのゲートに印加されたデータ電圧を初期化する第5 阪附を含む請求項18に記載の有機電界発光表示装置の 駆動方法。

【請求項20】 前記制御信号は外部リセット信号である請求項19に記載の有機電券発光表示装置の駆動方法。

【請求項21】 前記制御信号は、直前の走査線の選択 信号である請求項19に記載の有機電界発光表示装置の 駆動方法。

【請求項22】 現在の獲換信号が印加される前に、直 前の前記データ電圧が前記データ線に印加される請求項 21に記載の有機電界発光表示装置の駆動方法。

【請求項23】 複数のデータ線と複数の走査線によっ て規定される複数のピクセルに各々形成される複数のピ クセル回路において、

前記ピクセル回路は、

有機電界発光素子、

前記電界発光業子にドレーンが電気的に連結される第1 薄膜トランジスタ、

前記第1薄膜トランジスタのゲートにゲートとソースが 共に連結される第2薄膜トランジスタ、

前記走査線に制御端子が連結され、前記データ線と前記 第2 薄膜トランジスタのソースに各々第1端子及び第2 端子が錐気的に連結される第1スイッチ、

及び、前記第1 薄換トランジスタのゲートとソースの間 に連結されるコンデンサーを含む有機電界発光表示装置 のピクセル回路。

【請求項24】 創御信号が制御端干に印加され、第1 端子が前配第2 薄膜トランジスタのドレーンに電気的に 連結されて、第2 2 端干に所定電圧が印加される第2スイ ッチを有する請求項23に記載の有機電界発光表示装置 のピクセル回路

【請求項25】 前配第2スイッチの樹御端子には、外 部リセット信号が印加される請求項24に記載の有機電 界発光液示装置のビクセル回路。

【請求項26】 前配第2スイッチの制御端子には、底 前の走瓷線が連結される請求項24に記載の有機電界発 光表示装置のピクセル阻路。

【講求項27】 前記第1スイッチは、ゲートに前記を 資線が連結され、ソースに前記データ線が連結されて、 トレーンに前記第2薄線トランジスタのトレーンが連結 される第3薄膜トランジスタであり、

前配第2スイッチは、ゲートに前記制御信号が印加され、ソースに前記第1票原トランジスタのゲートが連結されて、ドレーンにリセットのための所定電圧が印加される第4簿膜トランジスタである請求項24に記載の有様選乗券予案示談置のピクセ々回路。

【請求項28】 前記第4薄膜トランジスタは、ゲート

とドレーンが互いに徴気的に連結されている請求項27 に記載の有機需界発光表示装置のピクセル回路。

【請求項29】 前記第1スイッチは、ゲートに前記を 査線が連結され、ドレーンに前記データ線が連結され て、ゾースに前記第2薄駿トランジスタのソースが連結 される第3薄磨トランジスタでおり。

前記第2スイッチは、ゲートに前記制御信号が印炉され、ドレーンに前記第1 神蹊トランジスタのゲートが連結されて、ソースにリセットのための所定電圧が印加される第4 海襲トランジスタである請求項2 4 に記載の存機 無常 気楽 孝示基礎のアクナル回路

【請求項30】 前記第1万至第4 審膜トランジスタ は、同一電線タイプの薄膜トランジスタである請求項2 7は29に記載の有機電界発光表示装置のビクセル回 路.

【請求項31】 前記第1、第2、第3薄膜トランジス 々は、第1電線タイプのトランジスタであり、前記第4 薄膜トランジスタは第2電線タイプのトランジスタであ る請求項27又は29に記載の有機電界発光炎示装置の ピケセル回路。

【請求項32】 前記第1及び第2薄膜トランジスタは 第1電線タイプのトランジスタであり、前記第3及び第 4 薄膜トランジスクは第2電導タイプのトランジスタで ある請求項27又は29に記載の有機電界発光波示装置 のピクセル旧路。

【請求項 3 3】 南配第 1 機県トランジスタと前記等 2 薄度トランジスタは、同一のしきい電圧値を育てる請求 項 2 4 に部畿の有機電界発光表で装置のセクセル回路。 【請求項 3 4】 前記第 1 薄膜トランジスタと前記第 2 薄膜トランジスタは前記データ線と平行しており、同一 繰上に形成される請求項 3 3 に記載の有機電界発光表示 装置のビクセル回路。

【発明の詳細な説明】

[0001]

【発明の菓士名技術分野】本港明は有機電界を光 (electroluminescent: 以下、EL'とする) 表示装置。高級 EL 表示装置の影響動力法及が機EL 表示装置のピクセル回路に開し、さらに詳しくは有機EL表示装置のピクセルを機関トランジスタ (thin film transistor: 以下、「FET'とする) を利用して原動する場合と下下口のしきい選圧 (threshold voltage) 評懲を補償して高輝度階調再見を可能にする有機EL表示装置、有機EL表示装置の影響が決及化シセル回路に開せる。

[0002]

【従来の技術】一数に有機をL表示装置は遊光空有機化 合物を確気的に助超して発光させる表示装置であって、 N・M線に行列配膜された有機発光せルを電圧影動ある いは電流駆動して映像を表現できるようになっている。 このような有機発光せルは図1に示すように、アノード (1TO)、有機薄膜、カソードレイヤ (Netal) の積 層構造を有している。有機薄燥は電子と正孔の均衡を良くして発光効率を向止させるために発光層 (Bul: emit ing layer)、電子輸送層 (Fil: Electron Transport Layer) 及び、正孔輸送層 (HII: Hole Transport Layer) を含む多層構造からなり、また独立の電子往入層 (Fil: Electron Injecting Layer) と正孔注入層 (HII: II ole Injecting Layer) と正孔注入層 (HII: II ole Injecting Layer) と近れ注入層 (HII: II

【〇〇〇3】このような有機発光セルを駆動する方式には、単純マトリックスである受動駆動(passive matrix) 力式と、FFTを利用した途熱駅動「Active matrix) 力式がある、単純マトリックス方式は正極線と負極線を直交させて形成し、ラインを選択して各ピケセルを期間的に駆動するが、能動販の対式はFFTとコッデンサーを各ITO晒素電板に接続してコンデンサー容量によって電圧を維持し、比較的長時間駆動するようにする駆動方式である。

【0004】図とは有様色し素子を、下FTを利用して整動するためのピクセル問題であって、N×M間のピクセル群のうちか一つの行面突点点を代表的に赤したものである。図とに示す構造では、有様Eし素子 (OEL D) に電流を削削する電流駆動形トランジスタ (Mb) の電磁度はスイッチングトランジスタ (Mb) の電磁度はスイッチングトランジスタ (Ma) を通って印加されるデータ電圧によって制御される。この時、印加された電圧モー定側間能持するためのコンデンサー (() がトランジスタ (Mb) のソースとゲートの間に連落される。トランジスタ (Ma)のゲートには1番目の選択信号線(Selet[n])が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連結されており、ソース側にはm番目のデータ線(Datamily)が連絡されており、ソース側にはm番目のデータ線(Datamily)が連絡されている。

 $[0\ 0\ 0\ 5]$ この構造のビクセルの動作を説明すると、図 3 に示すようにスイッチングトランジスタ(Ma)の ゲートに印取される n 番目の選択信号($S\ 0\ 1\ 0$ によってトランジスタ(Ma)がオンになると、デーク線を通ってゲーク電圧($T_{\rm int}$)が駆動用トランジスタ(Mb)のゲート ($J\sim TA$) に可能なれる。モレて、ゲートに印加されるデータ電圧($T_{\rm int}$)に対応してトランジスタ(Mb)を通じて有機EL率子($T_{\rm int}$)に対応してトランジスク(Mb)を通じて有機EL率子($T_{\rm int}$)に対応してり、電電流が流れて発光する。

【0006】この時、有機EL素子に流れる電流は数1 に示す式1の通りである。

[数1]

 $I_{OELD} = \frac{\beta}{2} \cdot (V_{cs} - V_{Td})^2 = \frac{\beta}{2} \cdot (V_{DO} - V_{DASA} - V_{Td})^2$ ここで、 I_{smp} は有機E L 基子に設れる電流、 V_{sp} はトランジスタ(Mb)のソースとゲートの間の電圧、 V_{tr} はトランジスタ(Mb)のしまい電圧、 V_{ssrt} はデータ電圧、日は定象値を示す、 V_{sp} は電源電圧である。

【0007】 前記式1に示したように、図2に示したビ クセル回路によると印加されるデータ電圧(V_{peak})に 対応する電流が有機EL素子 (OELD) に供給され、 供給された電流に対応して有機EL素子が発光する。こ の時、印加されるデータ電圧 (Vota) は跨調を表現す るために一定の範囲で多段階の値を取る。

[0008]

【発明が解決しようとする課題】ところが、前記のような従来のヒクセル回路では、製造工程の下均一性によって生じる下下のしもい態に $V_{\rm m}^{\rm i}$ の偏速で高速度の路調再現を得にくい場合がある。例えば、3 ソでピクセルのTF Tを駆動する場合、8 ピット (2 5 6) 階調を表現するためには1 2 m V ($^{\rm i}$ 3 V/2 5 6) 階隔でです。 V で 3 V/2 5 6) 階隔でです。 V で 3 V/2 5 6) 階隔ででは正確圧を望かしなければならないが、製造工程のばらつきによるTFTのしきい電圧の偏差が1 0 0 m V で 3 V 3 V 5 V 6 V 6 V 7 V 7 V 7 V 7 V 8 V 7 V 8 V 8 V 8 V 8 V 8 V 8 V 8 V 8 V 8 V 9 9 V 9 V 9 V 9 V 9 V 9 V 9 V 9 V 9 V 9 V 9 V

【0009】本発明は前記のような問題点を解決するために滞離トランジスタ (TFT) のしきい電圧の無差を 前に滞離して高輝度の勝調を表現することができる有機EL 表示装置を推供することにその目的がある。

[0010]

【課題を解決するための手段】上記目的を選成するため の本発明の一つの特徴による有機電界発光表示装置は、 請求項1に記載されているように、衝像信号を示すデー 夕電圧を伝達する複数のデータ線、選択信号を伝達する ための複数の走査線、及び前記複数のデータ線と前記複 数の走査線によって規定される複数のピクセルに各々形 成される複数のピクセル回路を備え、前記ピクセル回路 が、印加される電流の量に対応する光を発光する有機電 界発光素子、前記走査線に印加される選択信号に応答し て前記データ線に印加されるデータ徹圧をスイッチング するための第1スイッチ、前記第1スイッチを通ってゲ ートに入力される前記データ電圧に対応して前記有機電 界発光楽子に電流を供給する第1 薄膜トランジスタ、前 記第1薄膜トランジスタのしきい電圧偏差を補償するた め、前配筒1藻膨トランジスタのゲートにゲートが連結 されている第2薄籐トランジスタ、及び館記第1薄膜ト ランジスタのゲートに印加されるデータ震圧を所定時間 雄特するためのコンデンサーを備えたことにある。ここ で、請求項2に記載されているように、制御信号に応答 して確認策1満職トランジスタのゲートに印加されたデ 一夕衛圧を初期化する第2スイッチを有することが好ま

【0011】さらに、請求相て又は12と記載されているように、前記第1スイッチは、ゲートに前記走査線が 連結され、ソース(またはドレーン)に前記データ線が 連結されて、ドレーン(生たはソース)に前記第2海域 トランジスタのドレーン(そたはソース)が異話される 第3海域トランジスタであり、前記第2スイッチは、ゲートに前記割削記号が月即記れ、ソース(またはドレー)に前述第一項線トランジスタのゲートが実話され て、ドレーン (またはソース) にリセットのための所定 電圧が印加される第4審験トランジスタであることが好ましい。

【0012】一方、複数のデータ線、前記複数のデータ 線に交差する複数の走査線、前記複数のデータ線と複数 の声音線によって規定される領域に形成されて各々有機 2 常界発光素子に常流を供給する薬膜トランジスタを有す る行列形態の複数のビクセルを含む有機電界発光表示装 置の駆動方法において、請求項18に記載されているよ うに、画像信号を示すデータ電圧を前記複数のデータ線 に印加する第1段階、前記ピクセルの行を選択するため の選択信号を前記複数の走査線に順次に印加する第2段 階、前記選択信号に応答して前記データ線に印加された データ電圧をスイッチングした後、印加されたデータ電 圧を前記薄膜トランジスタのしきい電圧偏差を減らすた めに補償する第3段階、及び前記補償されたデータ電圧 を前記薄膜トランジスタのゲートに伝達して前記有機能 界発光表示素子に能流を供給する第4段階を、含むこと が好ましい。この場合、請求項19に記載されているよ うに、制御信号に応答して前記薄膜トランジスタのゲー トに印加されたデータ電圧を初期化する第5段階を含む ことが好ましい。

【0013】さらに、複数のデータ線と複数の赤密線に よって規定される複数のピクセルに各々形成される複数 のピクセル回路において、請求項23に記載されている ように、前記ピクセル回路は、有機電界発光素子、前記 電界発光素子にドレーンが電気的に連結される第1薄膜 トランジスタ、前部第1藻雌トランジスタのゲートにゲ ートとソースが共に連結される第2薄膜トランジスタ、 前記を査練に制御端子が連結され、前記データ線と前記 第2薄膜トランジスタのソースに各々第1端子及び第2 端子が離気的に連結される第1スイッチ、及び、前記第 1 薄膜トランジスタのゲートとソースの間に連結される コンデンサーを含むことが好ましい。さらに、この構成 において、踏求項27、29に記載されているように、 前記第1スイッチは、ゲートに前記走遊線が連結され、 ソース (またはドレーン) に前記データ線が連結され て、ドレーン(またはソース)に縮配第2薄膜トランジ スタのドレーン (またはソース) が連結される第3薄膜 トランジスタであり、前配第2スイッチは、ゲートに前 記順御信号が印加され、ソース (またはドレーン) に前 記憶1薄膜トランジスタのゲートが連結されて、ドレー ン (またはソース) にリセットのための所定電圧が印加 される第4薄膜トランジスタであることが好ましい。

[0014]

【発明の実施の形態】以下、添付した関面を参照して本 発明の実施の形態を詳細に説明する。

【0015】図4は本発明の実施の形態による有機EL 表示装置を示す図面である。

【0016】図4に示したように、本発明の実施の形態

による有機EL表示装置は有機EL表示装置パネル1 0、データドライバー (Data Driver) 3 0、走査ドライ バー (SGAS Driver) 2 0を有して構成される。

【0017】 台機E L 基示装置パネル 10 代画線信号を 示すデータ電圧を伝達する複数のデータ線(D1、D 2、D3、, Dy1、選性信号を伝達するための走蓋 線(S1、S2、S3、…、Sz)、削記機数のデータ 線と複数の走資線の交点所に規定されるピケセルに各々 形成されるとウェル回路 11 を育する。

【0018】データドライバー30は複数のデータ線に 画像信号を示すデータ電圧を印加し、走套ドライバー2 0は複数のを査線に選択信号を順次に印加する。

【0019】図5は、各々本発明の実施の形態によるビ クセル回路11を示す図面である。

【0020】 図5に示したように、本発明の実施の形態 によるビクセル回路 1 1 1 4 有機 E L 漂子 (OE L D) 、 薄膜トラン ジスク (M 1、M 2) 、スイッチ (S 1、S 2) 、コンデンサー (C 1) を備えている。

【0021】有機EL等子(OELD)は印加される鑑 流の酷に対応する光を発光、電流影動用トランジスタ (M1)は、電源電圧(VDD)にソースが連結され て、有機EL等子(OELD)にドレーンが連結され ゲートに印加されるデーク線から供給されるデーケ電圧 に対応する需求を有機EL等で低絶する。

【0022】トランジスタ (M2) は、前起トランジス タ (M1) のゲートにゲートとドレーンが各々連結され でダイオード機能を果たし、前窓電流駆動用トランジス タ (M1) のしきい電圧偏差を補償する役割を果たす。 図5に示したピクセル回路によると、電波駆動用トラン ジスタ (M1) としきい電圧備料トランジスタ (M 2) をPMO S形薄膜トランジスタで構成したが、後述 するようにNMO S形薄膜トランジスタで構成すること も可能である。

【0023】コンデンサー(C1) は電源電圧(VD)とトランジスタ(M1)のゲートの間に連結されてトランジスタ(M1)のゲートに印加されるデータ電圧ルー・定報間維持する。

【0024】 スイッチ (S1) は走査機から印加される 遊択信号 (Se1ect[n]) に応答してスイッチング して、データ線に印加されるデータ電圧を選定機携用ト ランジスタ (M2) を通じて電流駆動用トランジスタ (M1) に伝達する。スイッチ (S2) はリセット信号 (Reset)に応答して電流駆動用トランジスタ (M 1) のゲート組圧を初期化せる。

【0025】次には図5に示した本発明の実施の形態に よるピクセル回路の動作を説明する。

【0026】 スイッチ (S 1) に印加される選択信号 (S c l c c t [n]) によってスイッチ (S 1) がオン になると、データ線に印加されたデーク電圧 (V_{sint}) が電圧補億用トランジスタ (M 2) を通じて灌液緊動用 トランジスク (M1) のケート (ノードA) に伝達される。そして、ケートに印取されるデータ電圧 (v_{ant}) に対応してトランジスク (M1) を通じて有機E L素子 (OELD) に電流が流れて発光が行われる。

$$I_{OELD} = \frac{\beta}{2} \cdot (V_{GS} - V_{TH1})^2 = \frac{\beta}{2} \cdot (V_{DD} - (V_{DATA} - V_{TH2}) - V_{TH1})^2$$

ここで、 Γ_{ms} 住有様E L素子に流れる電流、 V_{m} は電流駅動用トランジスタ (M Γ) のソースとゲートの間の電圧、 V_{mi} は電流駆動用トランジスタ (M Γ) のしきい電圧、 Γ は電流駆動用トランジスタ (M Γ) のしきい電圧、 Γ は電流駆動用トランジスタ (M Γ) のしきい電圧、 Γ は電流駆動用トランジスタ (M Γ) と電圧離離用トランジスタ (M Γ) と電圧離断 Γ のかい Γ のか

[0029]

14/31

$$I_{OELD} = \frac{\beta}{2} \cdot (V_{DD} - V_{DATA})^2$$

【0030】従って、本発明の実施の影響によれば有様 EL業子 (OELD) が数3に示す式3から分かるよう に、電流服勢側トランジスタ (M1) のしきい電圧に関 係なくで一を務に印加されるゲータ電圧に対むする電流 が流れる。つまり、本発明の実施の形態によればトランジスタ シスタ (M2) が電流駆動側トランジスタ (M1) のし きい電圧の概念を補償するために有様臣 L 素子に流れる 電流を微様に影響するととができて高精度の階速を表現 できる有様 E L 表示装置を提供することができる。

【0031】一方、本屋卵の実施の形態によれば直飾の レー 上期間のデータが高いしため、その 次のフレー 上期間のデータが低いレベルの選圧であればトランジスタ (M2) のダイヤード連結時性によってノード系にはそれ以上データ保管が印加できなくなるので スイッチ (S2)をおいてノードルをフレームごとに所 定レベル (例えば、接地レベル)に初期化する。この時 をレベル (例えば、接地レベル)に初期化する。この時 を利用して駆動することができ、OELDビクセルの間 口率を高めるために直前の選択程序 (Selectín -1)で駆動することができる。

【0032】図らは本髪明の第1実施の形態による有機 E L表示装置のピクセル回路を示す関面である。図らに 売したように、本髪明の第、実施の形態によるビクセル 同路は図5に示したピクセル回路と同様に煮減駆動用ト ランジスタ (M1)としまい電圧補償用トランジスタ (M2)をPMOSトランジスタで構成し、スイッチ (S1、S2)も各々PMOS形トランジスタ (M3) 【0027】この時、本発明の実施の形態によって有機 EL楽子に流れる電流は次の数2に示す式2の通りである。

【数2】

M4) で構成した。

【0033】また、トランジスタ (M1) のゲート電圧をリセットさせるためのトランジスタ (M4) のゲートには別途のリセット信号(Reet)が行政される。【0031】図8 (イ) 及び図8 (ロ) は関ちに示したビクセル回路を駆動するためのタイミング関でもる。【0035】また、図8 (イ)を参照すると、最初のリセット信号 (Reset)によってノード々を加明化させた後、選択信号 (Select[m])により該当にケセル行を選択し、その後データ信号 (Data[m])を削加して加列の該当にケセルを発発させる。つまり、図8 (イ)に示した駆動方法によればリセット信号、選択信号、データ信号の順序でをトランジスタに信号が印加される。

【0036】具体的には、トランジスタ (M4) のゲートに外部リセット (Reset) 信号を印加して、まずノードスを接触レベルに制削化した後、選択信号 (Select[n])をトランジスタ (M4) のゲートに印加して該当ビクセル行を活性化する。その後、活性化したトランジスタ (M4) のゲースにデータ信号 (Data[m])を印加して両列の電源映動用トランジスタ (M1)を駆動させる。この時、電流駆動用トランジスタ (M1)を避じて有機とし業子に流れる電流は前途した。33の通りである。

【0037】一方、外部リセット信号を使用する本範明 の第1実施の形態によるピクセル回路は図8(イ)に示 したタイミング図以外に図8(ロ)に示したタイミンク 図を利用して駆動することができる。

【0038】 図8 (ロ) の例にあっては、展刊リセット 信号 (Reset) によってノートAを初類化させた 後、m列のサータ線にデーク信号 (Data[m]) を印 加し、その後選択信号 (Select[m]) により n行 の該当ビウセルを選択する。つまり、図8 (ロ) に示し た駆動方法によるとリセット信号、データ信号、選択信 号の順呼に各トランジスタに信号が印加される。

【0039】関7は本医明の第2実施の形態による有機 医上表示契膜のビクセル同路を示す図面である。本発明 の第2実験の形態によるセクセル回路は関のに示したビ クセル回路と殆ど同一な構成を有するが、トランジスタ (M4)のゲートが直前の声音線に連結されるという点 が異なる。つまり、本を明の第2実施の形態によるビク セル回路はトランジスタ (M4)のゲートに印加する信 多を、独立の外部リセット信号を使用する代わりに直前 の走査線の選択目分(Select[m-1])を利用す Z.

【0040】 このように、外部の別の外部リセット信号 を利用しない場合にはリセット信号を伝達するための別 途の配線が必要でないためにピクセルの閉口率を高める ことができるという共所がある。

【0041】[別9日本条明の第2実施の形態による有機 EL表示装護を駆動するためのタイミング間である。 10042】[別9に示したように、直前の表産信号を利 用してノードルをリセットさせる本業別の第3実施の形 態によると必ず直前の避取信号、リセット信号、、デー 夕信号、現住の選択信号の順下で各トランジスタに信号 を印加しなければならない。つまり、現在の選択信号 (Selver[in]) が走査線に印加される前にデータ線にデータ線にデータ線にデーカーを

【0043】 万一、関係(イ)に示したように現在のテータ電圧が印加される前に選択信号(Seteet[n])が印加される前には下一夕線に印加されていた直前のデータ電圧がトランジスタ(M4)を通じて電流駆動用トランジスタ(M1)に印加される。後つて、& ザデータ線に現在のデータ電圧が印加された後、遊択信号が印加されたければたかたい。

【0044】図10は本等明の第3実施の形態による有機と1支票装置のビクセル何節を示し、図11(イ)及び図11(に対したビクセル何節を示し、図11(イ)及び図11(に対したビクセル回路を駆動するためのタイミング図である。図10に示したように、本発明の第3実施の形態によるビクセル回路内22名が前例のPMOS形からNMOS形トランジスタが前例のPMOS形からNMOS形トランジスタが前の、MT、MS)に変化しており、図6または図7にデした回路に対して完全に対解構造をしている。これによって、ビクセル面積に占めるトランジスタ面積が減少する効果がある(NMOSは動態度が大きいので、チャンネル軽を小まくできる)。

【0045】図10に示したセクセル回路の動作範則及 00図11(イ)及印図11(ロ)に示したタイミンク図 の説明は、個6及印図7について、既に説明した内容を もとにして、本発明の属する技術分野における通常の知 頭を有する皆であれば容易に分かる内容であるので、重 復する説明を省略する。

【0046】 図12は本発明の第4実施の形態による育機EL表示装置を示す図面である。

【0047】例12に示したように、本を明の第4実施の形態によるピクセル国路は関右または図7に示したピケセル国路と場と同じ構成を有するが、スイッチングトランジスタ(M44)のドレーンを接地する代わりにプリチャージ電圧 (Vpre) を印加するという点が異なる。このように、トランジスタ(M4)のドレーンに接地電圧の代わりにプリチャージ電圧を印加すればノードAの初期化能圧を接速レベルの代わりにプリチャージ(Vpre) 雑酢レベルのでは、2000年にアランジスを対している。

タのスイッチング(switching) 時間だけでなく消費強 力までも減らすことができるという長所がある。この 時、プリチャージ電圧は最大クレーレベルに到達するた めにノードムに印加される電圧 (つまり、データ線に印 加される最低電圧)より多少低い値に設定するのが好ま しい。

【0048】関13は本発明の第5実施の形態による有機EL表示装置を示す関面である。

【0049】関13に示したように、本発明の第5実施の形態によるビクセル即踏は図6または図7に示したビクセル即な起口へが構成を有するが、スイッチングトランジスタ(M4)のドレーンとゲートが連結されてダイオード検慮を行い、トランジスタ(M4)のゲートつまり、ダイオードの入場等)に休略リケートが連続を行い、大ランジスタ(M4)のゲートでまり、ダイオードの入り場合)に休略リケートが観光していまかり、

【0050】図13に示したように、本処別の実施の形態によるとダイオード連結されたトランジスタ(M4)によってもノードAを初期にさせることができるが、このように接触電圧やプリテャージ電圧を利用する代わりに、リセット信号や電前の報見号を利用する代わけに、リセット信号や電前の報見号を利用する投合には、別途の核地配線やブリチャージ配線を形成する必要がないために全体的に配線の板を減らすことができる「困口率を高めることができるという表所がある。

【0051】図14は本発明の第6実施の形態による有機EL表示装置を示す図面である。

【0052】図14に示したように、本発明の第6実施 の形態によるピクセル回路は図6に示したピクセル回路 と殆ど同じ構成を有するが、PMOS形トランジスタ (M4)を使用する代わりにNMOS形トランジスタ

(M9) を使用する点が異なる。図14でトランジスタ (M9) のゲートには外部の別途リセット信号が印加される。

【0053】図6に示したようにリセット信号が印加さ れるスイッチングトランジスタ (M4) がPMOSトラ ンジスタである場合には、リセット動作時にトランジス タ (M4) のゲートには一定の磐圧 (例えば、接地レベ ル) が印加される反面、トランジスタ (M4) のソース (ノードA) の電圧はリセット動作の影響で継続して低 くなる。従って、トランジスタ (M4) のゲートとソー スの間の電圧 (Von) が続けて低くなってノードAから トランジスタ (M4) を通じて接地点またはブリチャー ジ電圧点に流れる電流が引続き減少しリセットに相当な 時間がかかる。また、トランジスタ (M4) がオンにな るためにはトランジスタ (M4) のゲートとソース間の 電圧差がしきい電圧 (Vm) の絶対値より大きくなけれ ばならないために、リセット動作時に印加されるリセッ ト信号が接地電圧であると仮定すればノードAの実際最 低電圧は | V... となる。

【0054】これに比べて、本発明の第6実施の形態に

よるピクセル回路によればスイッチングトランジスタ

(M9)としてNMOSトランジスタを用いるために、 ノードAの接地最低電圧を発を接地レベルまで低くする とおできるので結測を実現するためのデータ短圧報を さらに広めることができる長所がある。また、トランジ スタ (M9) のゲートとソースの間の種圧 (V_G)が図 らとは異なっ一定であるため、ノードAからトランジ スタ (M4)を通じて接地点またはプリチャージ電圧点 に流れる電影が一定で迅速にリセットを行うことができ るというを所がある。

【0055】関16社本条明の第6実施の形態によるピ クセル回勝を駆動するためのタイミング関である。図1 6に示したように、第6実施の形態によるピツセル回勝 はリセット信号がゲートに印加されるトランジスタ (M 9) がNMOS形トランジスタであるために、リセット 信号が図8 (イ) に示したリセット信号と反対の彼形を 育する。

【0056】一方、図14に示したビクセル回路に対する動作と図16に示したタイミング図に対する説明は以前の説明から本発明の属する技術分野における通常の知識を有する者が容易に理解できるので重複する説明は省略する。

【0057】図15は発明の第7実施の形態による有機 EL表示装置のピクセル囲路を示し、図17は図15に 用いられる駆動波形のタイミング図である。

【0058】図15に示したように、本差明の第7実施 の形態によるビクセル個路は図14に示したビクセル個 路と発ど同一公構成を育するが、NMOSトランジスタ (M9)のゲートに直前の主金線が連結されて直前の選 税信号(Sole ot fin - 11) がリセット号をとして 用いられるという点と走走像にゲートが連結されるトラ ンジスタ(M10)がNMOSトランジスタという点が 異なる。

【0059】図15に示したように、NMOSトランジスタ (M9)のケートに連結されるリセット信号を直前の選択信号を使用する場合には、データ電圧をスイッチングするためのトランジスタも同様にNMOSトランジスタを利用しなければならない。

[0060] 図17に示したように、本を明の第7実施 の形態によるピクセル回路は直前の選択信号を利用して ノードAをリセットさせるために、図9と回域に直前の 選択信号(リセット信号)、データ信号、現在の選択信 号の網所に今トランジスタに信号を印加しなければなら ない。

【0061】図18及び図19は各々本発明の第8及び 第9実施の形態による有機EL表示装置のヒクセル回路 を示す図面である。

【0062】関18及び関19に示したピクセル囲路は各々関14及び関15に示したピクセル囲路と各々PM OSトランジスタとNMOSトランジスタが対称的に変 わったものである。

【0063】図18及び図19に示したヒクセル短路の 動作及び動作タイミンク図は以前に説明した内容から当 業者が容易に理解できるので、以下重複する説明を音略 する。

【0064】次に、本発明の実施の形態による有機電界 発光表示装置の配置構造及び衡面構造を説明する。

【0065】図20は本発明の実施の形態による有機E L表示装置の痕跡構造を示した図面であり、具体的に図 13に示したビクセル側路の配置構造を示す図面であ る。

【0066】関21は関20のA-B線に対する断面図である。

【0067】図20及び図21で、I、II、IJI、
V領域は各を海轄トランジスタ(M4)、海豚トランジ
スタ(M2)、海豚トランジスタ(M1)、際豚ピクセ
ルの海轄トランジスタ(M4)が形成される飯板でお
り、IV飯域は有機EL素子(OELD)が形成される 飯板である。

【0068】関20及び関21に示したように、透明な 総経基版100上に多結論とリコン層200が形成されており、多結論とリコン層200が形成されている基版 100上にはシリコンダイオキサイド(SiO)やシ リコンナイトライド(SiN)などからなるゲート絶 総勝300が形成されている。

【0069】ゲート絶縁戦300上にはシリコン頻200と交施するようにアルミコウム (Al) 、クロム (C ア)等で作られたゲート解400が積方面に形成されている。ゲート線400が1前域及びV領域のシリコン層200と重なる部分に各々ゲート電缆410が形成される。また、キャパシタンスを形成するための第1排砂電機450がゲート線400と同一層に同一物質で形成されている。この第1排砂電能線450がI【領域及び111関域のシリコン層200と重なる部分に各々ゲート機4400と原子を開発410が経緯される。

【0070】この時、シリコン層200の中で、ゲート 電極410下部に置かれた部分はドーピングされている く、その瞬間は各々n形不純物でドーピングされている が、n形不純物でドーピングされている領域が各々ソー ス領域230及びドレーン領域210を形成しドーピン グされていない領域がチャンネル領域220を形成す

【0071】ゲート線400及び第1半時電磁線450 などのゲート電線層上部にはシリコンダイオキサイド、 シリコンナイトライドなどの物質からなる原則発線膜5 00が形成されており、ゲート絶線膜300と磨開絶線 続500はドレーン及びソース領域210、230を露 助于る接触4(C1、C2)を存している。

【0072】層間絶縁膜500上にはクロム(Cr)またはモリプデン(Mo)のような物質でデータ線600

が報方向に形成されている。データ線600から延びて 「領域のシリコン層200の一部、つまり、ソース領域 210と確定なる部分がソーン電極610にだな。この 時、ドレーン電極610は層間絶縁膜500に形成され ている接触礼(C1)を通ってドレーン領域210と連 結されている。

【0073】また、第1維持電極線410上に重なって キャパシタンスを形成するための第2維持電機額650 がデータ線600と同一層に同一物質で形成されてい る。この第2維常職線650が111幅域かシリコン 層200の一部、つまり、ソース領域210と重なる部 分がソース電艇610になる。この時、ソース電極61 0は接触孔(C1)を通ってソース領域210に連結さ れている。

【0074】また、第1信号線640、第2信号線660、第2信号線670及び第4信号線680がデータ線600と同一端に同一物質で形成されている。第1信号線640が11領域のシリコン層200の一部、つまり、ドレーン網域200の一部、2010なり、第2信号線660が1回来電域620と変なる部分がソース電域620と変なる部分がソース電域610になる。第3信号線670が1回域のソース領域230と重なる部分がソース電域610になる。第3信号線670が1回域のドレーン領域を30と重なる部分がソース電域610になり、第4信号線680が11に対した。10時、ソース電域610及びドレーン電極620になる。この時、ソース電板610及びドレーン電板620に各を接触孔(C1、C2)を適じてソース領域210とドレーン電板6230に第250に対して、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しが対しでは、1000に対しが、1000に対しでは、1000に対しでは、1000に対しでは、1000に対しが、1000に対しでは、1000に対しでは、1000に対しが、1000に

【0075】第1個号線6 40と第2個号線660は各 本第1維持電機線450と接続社(C3)を通じて接触 まれ、これにより図13に下止ぐ等値回路のようにトラ ンジスタ (M2)のドレーン電機がトランジスタ (M 2)のグート電機、トランジスタ (M1)のグート電 様、トランジスタ (M4)のドレーン電機に電気的に連 着詰される。第3個号線670は接触孔(C3)を通じで 雑パゲート線(Selecten 1)に接触され、これにより図3に示した等価節階のように、トランジスタ (M4)のツース電機が選択ゲート線に電気的に連結される。

【0076】データ終600とソース及びドレーン電極 610、620などのデータ配線上にはシリコンオキサ イド、シリコンナイトライドからなる保護総線が700 が護っている。領域『Vに形成される保護総線が700 上には1TO (indium-throxide) からなる透明画素電 総800が形成されている。この画素確解の0は保護 総線線700に形成されている複雑孔(C4)を通じて 薄膜トランジスタ (M1)のドレーン電極620と連結

【0077】保護絶縁襲700及び両素電極800上に は平坦化膜900が形成され、平坦化膜900と両素電 極800上に有機EL素子屬900及びカソード金属層 1000が順次に形成される。

【0078】図20に示した本発明の実施の形態による 有機EL表来装置によると、溝線トランジスタ (M12) 及び海線トランジスタ (M1)がデータ線500と平行 に同一線上に位置する。有機EL表来装置を製造する場合、一般にデータ線と平行にレーザービームをスキャン するか、本発明の実施の形態によれば海線トランジスタ (M2、M1)がデータ線600と平行に同一級上に位 置するために同一なレーザービームに照射される。従っ て、海線トランジスタ (M1)及び海県トランジスタ (M2)が10円で取る作の一工程条件を製造されるたたに、しき (M2)が形と同一では平しているに乗りまれる。

い電圧が発と同一になる。 【0079】結局、木発明の実施の形態によるとV_m-V_mであるので、前速した式3の条件を発き満足させ ることができ、前途したような高陸調の有機BL表示装

置を実現することができる。 【0080】図20及U図21に示した本発明の実施の 形態による有機EL表示装置の配置図及び断面図は…つ の側示に過ぎず、その外に多様に変形して用いることが できる。

【0081】以上では本番別の実施の形態について説明 したが、本発明は前記実施の形態にだけ限定されるわけ ではなく、その他の様々な変更や変形が可能である。 【0082】

【発明の効果】以上で説明したように、本発明によれば 有機EL素子を駆動するための薄薬トランジスタ(TF T)のしきい電圧の福産を効果的に結婚してより高降調 の有機EL表示装置を実現することができる長所があ ×

【図面の簡単な説明】

【図1】一般的な有機電界発光素子を説明するために示した図面

【図2】有機電界発光素子を駆動するためのピクセル側 路の原理図

【図3】図2に示すヒクセル回路に対する駆動タイミング図

【図4】本発明の実施の形態による有機電界発光表示装置を示す関節

【図5】本発明のピクセル側路を示す図面

【図6】本発明の第1実施の形態によるピクセル回路を 示す図面

【図7】本発明の第2実施の形態によるピクセル回路を 示す図面

【図8】図6に示したビクセル回路に対する駆動タイミ ング図

【図9】図7に示したピクセル回路に対する駆動タイミ ング図

【図10】本発明の第3実施の形態によるピクセル回路 を示す図


【図11】図10に示したピクセル回路に対する駆動タ

イミング図 【図12】本発明の第4実施の形態によるビクセル回路 を示す図面 【図13】本発明の第5実施の形態によるビクセル回路 を示す図面 【閏14】本発明の第6実施の形態によるビクセル回路 を示す図面


- せかり四回 【図15】本発明の第7実施の形態によるビクセル回路 を示す関面
- 【図16】図14に示したピクセル回路に対する駆動タ イミング図
- 【図17】図15に示したピクセル旧路に対する駆動タ イミング図
- 【図18】本発明の第8実施の形態によるビクセル回路 を示す図
- 【図19】本発明の第9実施の形態によるピクセル回路 を示す図面
- 【図20】本発明の実施の形態による有機電券発光素子 の配置構造を示した平面図
- 【図21】図20のA…B線に対する断面図 【符号の説明】
- 10 有機EL表示装置パネル
- 11 ビクセル回路
 20 奉査ドライバー


- 30 データドライバー
- 100 絶縁基板
- 200 シリコン層 210 ソース領域
- 210 / /80%
- 220 チャンネル領域
- 230 ドレーン領域 300 ゲート絶縁時
- 400 ゲート線
- 410 ゲート選棒
- 450 第1維持電極線
- 500 締繰順
- 600 データ総
- 610 ソース電極
- 620 ドレーン選権
- 640 第1信号線 650 第2維持電極線
- 650 第2維特諾極終 660 第2信号線
- 670 第3信号線
- 680 第4信号線
- 700 保護絶縁膜
- 800 透明画素電極
- 900 平坦化額 1000 有機EL著子屬

[図2]





[[8]]]








[图5]



















フロントページの続き

(51) Int. Cl. 7		識別記号	F I	9-173-1`(参考)
G 0 9 G	3/20	6 4 1	G O 9 G 3/20	6 4 1 D
H05B	33/14		H 0 5 B 33/14	A

F ターム(参考) 3K007 AB02 AB17 BA06 DA01 DB03 EB00 GA02 GA04

50080 AA06 BB05 DD03 DD28 EE29 PF11 JJ02 JJ03 JJ04

5C094 AA07 AA53 AA55 AA56 BA03 BA27 CA19 CA25 DA09 DB01

DB04 EA04 EA05 EA10 EB02

FA01 FB01 FB12 FB14 FB15

FB20 GA10